昭64 - 15947

⑫ 公 開 特 許 公 報 (A)

(b)Int_C1.1 H 01 L 21/82

識別記号

厅内整理番号

⑩公開 昭和64年(1989)1月19日

H 01 L 21/82 27/04

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

②特 願 昭62-171980

康 憲

ூ出 頤 昭62(1987)7月9日

総発明 者 大内

東京都港区芝5丁目33番1号 日本電気株式会社内

愈出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

恶代 理 人 弁理士 栗田 春雄

明 細 審

L 発明の名称 半導体装置

2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、これらに配額を行う配額領域とを、上下辺に沿って交互に平行に配置し、調客の要求により前記配額領域の配線パターンのみを設計して形成する四角形のチップからなるゲートアレイあるいはスタンダードアレイ設計方式の半導体装置にないて、前記四角形のチップをその対角額に沿って4つに区分し、これら4つの三角形の各部分にチップの周囲辺に平行に前記セル領域かよび配額領域を交互に配置することを特徴とする半導体装置。

3. 発明の詳細な説明

産業上の利用分野

本発明はゲートアレイやスタンダードセルの設計方式を用いて、順答の注文に応じて論独回路を任意に形成するLSIチップからたる半導体装置に関し、特にゲートアレイやスタンダードセルのセル配償および電源配線に関するものである。

従来の技術

近年、各種の電子装置の多様化に対して積みの 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。これに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体装板上に、顕客の要求にあった記 級パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この種の半導体装置の一例は第4図に示すように、チップの上下辺に沿ってタートアレイヤスタンダードセルが配列されるセル領域1と、配級領域2とが交互に平行に配置され、周囲に入出力端子領域4を有するものであった。そしてセ

特開昭64-15947(3)

が似少し、セル回路の動作を確災にすることがで きる。

なか、この対角線上の北京および接地配級バターン3は、一般の2届の配線層の上の第3屆に並べて設けることもできるし、前述の各三角形部分の配線のX軸,Y軸の逆転の場合に、配線のない対角線面に設けるなど任意の方法が実施される。

ただし中心の対角級配線の交点については、電 源、扱地いずれかをスルーホールを用いて他の面 で接続するか、飛越し配線を行わせるなどによっ て実施される。

発明の効果

以上に親明したように、本発明によれば、四角形のチップを対角線で区分した4つの三角形部分に、周囲辺に沿って平行にセル領域および配触領域を環状に配置することにより、配線領域の幅を狭くでき、セル密度の増加が図れるという効果がある。また電弧(接地)配線パターンを対角線に沿って設けることにより、電源なよび接地の配線長をより短くし、セル回路の動作を確実にすると


いう効果がある。更に配線領域のX軸とY軸とを 三角形部分で交互に逆に定めることにより配據の ためのスルーホール数を少なくし、信和性を向上 できるという効果がある。


4. 図面の簡単な説明


第1図は本条明の一尖施例の平面図、第2図は本発明の構成における肌酸(接地)配線を示す図、 第3図は木発明のセル領域の配置方向を示す図、 第4図は従来のセル領域と配線領域とを示す図、 第5図は第4図の場合の配線分布を示す図である。

1……セル領域、2……配線領域、3…… 電原 (接地)配線バターン、4……入山力端子領域、 A.B,C.D……三角形部分、F……セル領域の 配置方向、G……接地端子、V……電源端子。

代理人 弁理士 聚 田 雅 雄元(1) (2007) (2007) (2007)







sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio